Sıfırdan DDR4 UDIMM Tasarımı: Open Memory Initiative'den Dersler
Neden Açık Kaynak Bellek Modülü?
Bellek modülü tasarımı geleneksel olarak kapalı bir disiplin olmuştur. JEDEC standartları spesifikasyonu sağlar, ancak uçtan uca referans çalışmalar, OMI README'sinin deyişiyle, genellikle ücretli JEDEC raw card'larının ve üretici NDA'larının arkasında durur.
Open Memory Initiative, tamamen açık kaynaklı, belgelenmiş ve eğitici bir DDR4 UDIMM referans tasarımı oluşturarak bunu değiştirmek için yola çıktı.
Dokümantasyonla Başlamak
Tek bir şematik sembol çizmeden önce yazdık. Karar belgeleri önce modülün çerçevesini kilitledi: DDR3 yerine DDR4, SO-DIMM yerine UDIMM. Aynı hafta yazılan bir metodoloji belgesi de OMI'nin neden prototipten önce belgelediğini açıklıyor.
Bu yaklaşım iki amaca hizmet eder. Birincisi, düşünce netliği sağlar. OMI v1'in VREF'i modülde üretmek yerine neden host'tan aldığını yazmak; şematik karmaşıklığını, analog hata modlarını ve bring-up netliğini tartmayı gerektirdi. İkincisi, yeni bir katkıcının kayda geçmiş her kararın gerekçesini bulabileceği bir bilgi tabanı oluşturur.
DDR4 UDIMM Mimarisi
DDR4 UDIMM aldatıcı derecede karmaşıktır. Özünde, dikkatli bir şekilde tasarlanmış bir bus topolojisi aracılığıyla bağlanan ranklara organize edilmiş DRAM çipleri bulunur. Temel alt sistemler şunlardır:
Güç Dağıtım Ağı (PDN): OMI'nin kenar pin haritası host'tan dört besleme alıyor, VDD, VPP, VTT ve VDDSPD, bunlara VREFCA referansı ekleniyor; OMI v1 bunların hiçbirini modül üzerinde regüle etmiyor. Ayrıştırma stratejisi, toplu kapasitans, orta frekanslı ayrıştırma ve her DRAM çipine yakın yerleştirilmiş yüksek frekanslı bypass kapasitörlerini dengelemelidir.
Adres/Komut/Saat: DDR4 modülleri bu sinyalleri her DRAM çipinden sırayla geçen bir fly-by topolojisiyle yönlendirir. Fly-by stub'ları azaltır ama her DRAM'de farklı bir saat-strobe uçuş süresi yaratır; DRAM de denetleyicinin bunu telafi edebilmesi için write leveling destekler (Micron DDR4 veri sayfası). OMI'nin şematiği bu sinyalleri basitleştirilmiş yıldız olarak çiziyor ve fly-by sırasını layout aşamasına bırakıyor.
Veri Bayt Hatları: OMI'nin şematiğinde her bayt hattı 8 veri biti (DQ), bir diferansiyel strobe çifti (DQS) ve ortak DM/DBI_n pinini taşır. Bir bayt hattı içinde uzunluk eşleştirme kritiktir. Bayt hatları arasında kontrollü kayma kabul edilebilir, çünkü bellek denetleyicisi leveling sırasında her hattın DQS gecikmesini ayrı ayarlar (Micron DDR4 veri sayfası).
Bir DDR4 layout kılavuzundan sinyal bütünlüğü kuralları
DDR4 veri hızlarında sinyal bütünlüğü isteğe bağlı değildir. OMI'nin doğrulama planı temel hız olarak DDR4-2400'ü belirliyor ve layout aşaması henüz bilerek sayı vermiyor; bu yüzden aşağıdaki değerler TI'ın AM62x işlemcileri için yazdığı DDR4 layout kılavuzundan alındı ve DDR4-1600 için geçerli:
| Kapsam | Kural | TI hedefi |
|---|---|---|
| Veri hatları (DQ) | Tek-uçlu empedans | 40 ohm |
| Strobe çiftleri (DQS) | Diferansiyel empedans | 80 ohm |
| Bayt hattı içinde | DQS-DQ kayması | 2 ps, yaklaşık 10 mil |
| Bayt hatları arasında | Uzunluk eşleştirme | Ne gerekli ne önerilir |
| Her DDR izi | Referans düzlemi | Düzlem kesintisi yok; toprak, güce tercih edilir |
İki uzunluk satırını birlikte okumak gerekir. Bayt hattı içinde TI, 2 ps DQS-DQ kaymasına izin veriyor; bu, kılavuzun pikosaniye başına beş mil kuralıyla yaklaşık 0,25 mm iz demek. Bayt hatları arasında ise hiç eşleştirme istemiyor, çünkü leveling her hattın strobe'unu ayrı eğitir ve farkı soğurur.
OMI'nin çalışma biçimimizde değiştirdikleri
İlk tasarım döngüsü boyunca ayakta kalan üç şey:
-
Önce belgele, sonra tasarla. Şematik sayfaları kilitli karar belgelerine göre çizildi; örneğin güç sayfası için host'tan gelen VREF, adres, komut ve saat için basitleştirilmiş yıldız gösterimi.
-
Açık araçlar işe yarıyor. KiCad, hiyerarşik sayfalarla karmaşık, çok sayfalı şematikleri işleyebilecek noktaya olgunlaştı; OMI'nin şematiği de bu şekilde düzenlendi.
-
Önce eğitim. Eğitim bölümleri tasarımdan önce geldi: sistem bağlamından sinyal bütünlüğüne kadar 00'dan 04'e olan bölümler, ilk KiCad dosyasından beş gün önce, 22 Aralık 2025'te depoya girdi.
OMI v1'in durduğu yer
Bu yazı yazıldığında doğrulama planlaması sürüyordu; minimal referans şematiği ve layout kılavuzları sıradaydı. Ekim 2026 itibarıyla OMI v1, ERC'den temiz geçen eksiksiz bir şematikte duruyor: PCB yerleşimi, SI/PI simülasyonu ve üretilmiş bir kart kapsam dışında ve hiçbiri başlamadı (OMI README).
Şematiği ve arkasındaki karar belgelerini incelemek için OMI deposuna göz atın; bellek tasarımı, sinyal bütünlüğü ve açık donanım soruları için issue'lar ve tartışmalar açık.